HWP:Versuch 2

Aus Tudwiki
Version vom 11. Mai 2010, 17:13 Uhr von 141.30.228.38 (Diskussion)

(Unterschied) Nächstältere Version→ | Aktuelle Version (Unterschied) | ←Nächstjüngere Version (Unterschied)
Wechseln zu: Navigation, Suche
TU Dresden                                                            HardwarePraktikum
Institut für Technische Informatik                                             Versuch 5

                                      Versuch 5
                         Aufbau und Wirkungsweise von Flipflops

1. Versuchsziel:


Untersuchung der Wirkungsweise von Flipflop Schaltungen


2. Versuchsvorbereitung:


2.1. Grund FF's:

  2.1.1.
  • Warum kann man das NAND/NAND-GFF als low-aktiv bezeichnen?
  Antwort: jedes NAND-Glied ist low-aktiv, weil HIGH am Ausgang anliegt, wenn mindestens ein Eingang LOW ist.
  • Charakterisieren Sie entsprechend das NOR/NOR-GGF.
  Antwort: high-aktiv, da NOR-Glieder high-aktiv sind. Ein HIGH am Eingang verursacht HIGH am Ausgang.
  • Geben Sie die Wahrheitstabelle für beide GFF's an.
  NAND-GFF:
  !S | !R | Q | !Q
  ---+----+---+----
   0 | 0  | 1 |  1 verboten
   0 | 1  | 1 |  0 set
   1 | 0  | 0 |  1 reset
   1 | 1  | Q~| !Q~ save
  NOR-GFF:
  S | R | Q | !Q
 ---+---+---+-----
  0 | 0 | Q~| !Q~ save
  0 | 1 | 0 |  1  reset
  1 | 0 | 1 |  0  set
  1 | 1 | 0 |  0  verboten

  Q~ ... bisheriger Zustand


  2.1.2
  • Warum bezeichnet man die Eingansbelegung 0,0 (NAND/NAND-GFF) und 1,1 (NOR/NOR-GFF) als verboten?
  - die Ausgänge sind nicht mehr komplementär
  - der Folgezustand ist nicht vorhersagbar
  • Möglichkeiten zur Vermeidung dieser Eingangsbelegung:
  - Änderung der Eingangsbelegung 0,0 (NAND) bzw. 1,1 (NOR) in eine andere

Anweisung [Speichern, Setzen od. Rücksetzen] durch geeignete Zusatzbeschaltung


2.2. RS-FF's:

  2.2.1.
  • Entwerfen Sie ausschließlich mit NOR-Gattern ein RS-FF mit dominiertem SEingang (S-FF), bei dem S=R=1 ein zusätzliches Setzen von Q auf 1 bedeutet.(Erweiterung des NOR/NOR-GFF durch eine geeignete Ansteuerungsverschaltung)
 S  R  E1  E2   Q  !Q
--+---+---+---+---+----
 0  0   0   0   Q~ !Q~
 0  1   0   1   0   1
 1  0   1   0   1   0
 1  1   1   0   1   0
  Gleichungen:
  E1 = S
  E2 = R AND !S = !R NOR S

E1 _____ S -------------*------------| | | | >=1 |O---*--- !Q | +-|_____| | | | | | +----- -----+ | \/ | /\ | +----- ------+ | | _____ | | _____ +--| | | _____ +--| | | >=1 |O---*--- Q +-| | | >=1 |O---|_____| R ---* | >=1 |O---|_____| E2 Seite 2 hwp_v2.txt +-|_____| 2.2.2. |


+
  • Entwerfen Sie ausschließlich mit NAND-Gattern ein RS-FF mit domi

niertem REingang (R-FF), bei dem S=R=1 ein zusätzliches Setzen von Q auf 0 bedeutet. (Erweiterung des NAND/NAND-GFF durch eine geeignete Ansteuerungs verschaltung) !S !R E1 E2 Q !Q


+---+---+---+---+----

0 0 0 1 0 1 0 1 0 1 0 1 1 0 1 0 1 0 1 1 1 1 Q~ !Q~ - Gleichungen: E1 = !S E2 = R OR !S = R NAND !S _____ +-| | E1 _____ R ---* | & |O---*------------| | +-|_____| | | & |O---*--- !Q | +--|_____| | | | | | +------ -----+ | \/ | /\ | +----- ------+ | | _____ | | _____ +--| | | +--| | | & |O---+--- Q | & |O---|_____| S -------------------|_____| E2 2.3. Taktsteuerung: ====--------------- 2.3.1. |


+
  • Entwerfen Sie ein einfaches taktzustandsgesteuertes RS-FF auf NA

ND-Basis. C !S !R E1 E2 Q !Q


+---+---+---+---+---+----

0 0 0 1 1 Q~ !Q~ 0 0 1 1 1 Q~ !Q~ Seite 3 hwp_v2.txt 0 1 0 1 1 Q~ !Q~ 0 1 1 1 1 Q~ !Q~ 1 0 0 0 1 1 1 1 0 1 0 1 0 1 1 1 0 1 0 1 0 1 1 1 1 1 Q~ !Q~ - Gleichungen: E1 = S NAND C E2 = R NAND C _____ S ------| | _____ | & |O---| | +--|_____| | & |O---*--- Q | +--|_____| | | | | | +------ -----+ | \/ C ---* /\ | +------ -----+ | | _____ | | _____ +--| | | +--| | | & |O---*--- !Q | & |O---|_____| R ------|_____| 2.3.2 |


+
  • Welche Vorteile bietet die Taktflankensteuerung?

- Vermeidung der Auswirkungen äußerer Einflüsse (z.B. Spannungss chwankungen) auf die Schaltung; mögliche Störungen sind z.B. unbeabsichtigtes S etzen, Rücksetzen, ... => Schaltung ist weniger störanfällig 2.3.3 |


+
  • Skizzieren Sie zur Schaltung Bild1 für eine Eingangsimpulsfolge

Tz (Impulsdauer 200ns) die Impulsfolgen an den Punkten P und A, wenn jedes Gatte r eine Verzögerungszeit von 20ns hat. 0 2 10 20 30 40 50 | | | | | | | E 1|____________________ ____________ 0| ____________________ | P 1|______ ____________________ 0| ____________________ ______ | Seite 4 hwp_v2.txt A 1| ______ ______ 0|____ __________________________________ __ |


+----------------------------------------------------

Zeit| ->t in 10ns 2.4. |


+
  • Durch welche äußere Beschaltung kann ein JK-FF in ein D- bzw. in

ein T-FF gewandelt werden? - JK-FF => D-FF

         ____
        |    |
    +---| 1J |
    |   |    |--- Q

C ---+---| C1 |

    |   |    |O-- !Q

D ---*--O| 1K |

        |____|

- JK-FF => T-FF

        _____
        |    |
    +---| 1J |
    |   |    |--- Q

T ---*---| C1 |

    |   |    |O-- !Q
    +---| 1K |
        |____|

2.5. |


+
  • Gegeben ist ein zweiflankengesteuertes JK-MS-FF (siehe Bild 2).

Ergänzen Sie für dieses JK-MS-FF de nachstehenden Impulsfolgediagramme (Bild 3). (Die Negation am Takteingang bedeutet, dass der Master die anlie gende Information mit der HL-Flanke übernimmt und der Slave die Information mit der LH -Flanke ausgibt.) T 1| ______ ______ ______ ______ ______

   0|____      ____      ____      ____      ____      ____|
    |

J 1| __________ __ ____ __________

   0|__          ____  ____    ______          ____________|
    |

K 1| __ ___ __________ ____

   0|_____________  _____________   _          ______    __|
    |

Qm 1| ____________________ __________

   0|__________                    __________          ____|
    |

!Qm 1|__________ __________ ____

   0|          ____________________          __________    |
    |

Qs 1| ____________________ __________

   0|______________                    __________          |

+------------------------------------------------------

Zeit | -> t

Seite 5 hwp_v2.txt


4. Versuchsdurchführung: ==---------------------- 4.1. |


+
  • Vervollständigen Sie durch Messung an den Schaltungen Bild 5 die

nachstehende Tabelle (Reihenfolge der Eingangsbelegungen einhalten!) | ohne | mit I1 I2 | y1 y2 | y1 y2


+---+ +---+---+ +---+----

0 0 | 1 1 | 1 1 0 1 | 1 0 | 1 0 1 1 | 0 1 | 1 0 1 0 | 0 1 | 0 1 1 1 | 0 1 | 0 1 0 1 | 1 0 | 1 0 1 1 | 0 1 | 1 0

  • Was für eine Schaltung ergibt sich durch die Rückkopplung?

- RS-FF (NAND/NAND-GFF)

  • Ordnen Sie den Ein- und Ausgängen in Schaltung 4b) funktionelle

Bezeichnungen zu. - I1 := !R I2 := !S y2 := Q 4.2. |


+
  • Bauen Sie die Schaltung aus den Vorbereitungsaufgabe 2.2.2. auf

und überprüfen Sie die Funktionsweise. - siehe Lösung 2.2.2. (Zustandstabelle) 4.3. |


+
  • Erweitern Sie ein NAND/NAND-GFF zu einer taktzustandsgesteuertem

Seite 6 hwp_v2.txt RS-FF. Untersuchen Sie die Wirkung der Eingangsbelegung R=S=1 auf die A usgänge. - siehe Lösung 2.3.1. (Schaltung) 4.4. |


+
  • Erweitern Sie das RS-FF aus Aufg. 4.3. so, dass ein taktzustands

gest. D-FF entsteht. Untersuchen Sie die Wirkung von kurzzeitigen Störungen auf den A usgang, indem Sie den Verlauf von Q gemäß den Vorgaben von Bild 5 experimentell ermitt eln. Tragen Sie den gemessenen Verlauf von Q in das Diagramm Bild 5 ein. S _____ +-------------| | _____ | | & |O---| | | +--|_____| | & |O---*--- Q | | +--|_____| | | | | | | | +------ -----+ | | \/ C ---+----------* /\ | | +------ -----+ | | | _____ | | | _____ +--| | | | _____ +--| | | & |O---*--- !Q | | | | & |O---|_____| D ---*--| & |O---|_____| |_____| R T 1| ______ ______ ______ ______

 0|____      ____      ____      ____       ____

| D 1| _________ _________ __ __ _ _

 0|__         __         ____   ___   __ _ ______

| Qz1| ____________________ __ _ _

 0|____                    __  _______ _ ______

| Qf1| ____________________

 0|____                    ____________________

+----------------------------------------------------

Zeit| 4.5. |


+
  • Erweitern Sie unter Benutzung der Schaltung Bild 1 das D-FF aus

Aufg. 4.4. so, daß ein taktflankengesteuertes D-FF entsteht. Ermitteln Sie analog zu Au Seite 7 hwp_v2.txt fg.4.4 den Verlauf von Q und tragen Sie ihn in das Diagramm ein. - Clock C an Eingang E der Schaltung Bild 1 Ausgang A der Schaltung Bild 1 mit Clock C verbinden (dies nähert die Flankensteuerung an) 4.6. |


+
  • Bild 6 zeigt eine Schaltung, in der in einfacher Weise ein RS-F

F zu einem taktzustandsgesteuertem JK-FF erweitert wurde. Bauen Sie die Schaltung auf un d untersuchen Sie die Wirkung der 4 möglichen Eingangsbelegungen. Achten Sie dabei be sonders auf die Funktion der Eingangsbelegung J=K=1. C K J Q !Q


+---+---+---+----

0 0 0 Q~ !Q~ 0 0 1 Q~ !Q~ 0 1 0 Q~ !Q~ 0 1 1 Q~ !Q~ 1 0 0 Q~ !Q~ 1 0 1 1 0 1 1 0 0 1 1 1 1 !Q~ Q~ 4.7. |


+
  • Untersuchen Sie das Verhalten des JK-FF's aus Aufg. 4.7 beim In

vertierungsbegfehl genauer, indem Sie die Ausgangsspannung oszilloskopieren. - Q wird mit einer Periodendauer von 64ns ständig invertiert. - die Spannung am Ausgang schwankt mit einer Amplitude von 5V z w. 0 und 5V

  • Erklären Sie im Meßprotokoll das Verhalten der Schaltung.

- Die Latenzzeiten der Gatter verursachen ein Verzögerung beim Invertieren

  • Welche Anforderungen müßte die Taktsteuerung erfüllen, wenn der

Invertierungsbefehl auch bei diesem einfachen JK-FF nutzbar sein sollte? - der Takimpulslänge muss kleiner 34ns sein, damit nur eine Inv ertierung ausgeführt wird. 4.8. Bauen Sie gemäß Bild 7 ein JK-MS-FF mit Zweizustandssteuerung auf. ====---------------------------------------------------------------


Seite 8 hwp_v2.txt 4.8.1. |


+
  • Überprüfen Sie die Funktionsweise, gemäß den Vorgaben der Tabell

e Pkt. 4.8.3 (Werte in entsprechende Spalte eintragen!) Beachten Sie die Wirkung offener Eingänge - Einfach durchführen! (siehe Tabelle 4.8.3.) 4.8.2. |


+
  • Messen Sie die Verzögerungszeit zwischen Takt und Ausgang Q bei

Ausführung des Invertierungsbefehls. - Einfach nur messen! (siehe Tabelle 4.8.3.) 4.8.3. |


+

| MS-2 | 1Fl(HL) T J K | Qs~ Qm Qs | Q~ Q


+---+---+ +---+---+---+ +---+----

0 1 0 | 0 1 1 | 1 1 0->1 1 0 | 1 1 1 | 1 1 1 0 0 | 1 1 1 | 1 1 1 0 1 | 1 0 1 | 1 1 1 0 0 | 1 0 0 | 1 1 1->0 0 0 | 1 0 0 | 1 1 0 1 1 | 0 0 0 | 1 1 0->1 1 1 | 0 1 0 | 1 1 1 | 0 1 0 | 1 1 1->0 1 1 | 0 1 1 | 1 0 0 1 1 | 1 1 1 | 0 0 0->1 1 1 | 1 0 1 | 0 0 1 1 1 | 1 0 1 | 0 0 4.9. Untersuchung des auf dem DIGI-BOARD vorhandenen einflanken-ges teuerten JK-FF's: ====---------------------------------------------------------------


4.9.1. |


+
  • Überprüfen Sie die Funktionsweise, gemäß den Vorgaben der Tabell

e Pkt. 4.8.3 (Werte in entsprechende Spalte eintragen!) Offene Eingänge wirken wie "1". 4.9.2. | Seite 9 hwp_v2.txt


+
  • Messen Sie die Verzögerungszeit zwischen Takt und Ausgang Q bei

Ausführung des Invertierungsbefehls (Schaltung Bild 8). - gemessen: 33ns Vervollständigen Sie das Impulsdiagramm Bild 9. T 1| ______ ______ ______ ______ 0|____ ____ ____ ____ ____ | Q 1| __________ __________ 0|__________ __________ ____ Welche Funktion realisiert diese Schaltung? - T-FF 4.9.3. |


+
  • Untersuchen Sie die Wirkung der asynchronen Setz- und Rücksetzei

ngänge. Vervollständigen Sie die nachstehende Tabelle. (Reihenfolge einhalten, Takteingang passiv schalten) S R Q Q+1


+---+---+---+----

0 1 0 1 set 1 1 1 1 save 1 0 1 0 reset 1 1 0 0 save 0 0 0 0 off

  • Wozu können in einem Automaten diese zustätzlichen Eingänge verw

endet werden? - Um auch ohne Flanke den Wert verändern zu können - Zur (Re-)Initialisierung Seite 10