HWP:Versuch 6
Aus Tudwiki
Version vom 28. Juni 2011, 14:36 Uhr von 89.202.163.174 (Diskussion)
TU Dresden HardwarePraktikum Institut für Technische Informatik Versuch 6
Versuch 6
Sequentielle Schaltungen
1. Versuchsziel:
Untersuchung der Wirkungsweise von Register, Zähler und Teilerschaltungen.
2. Versuchsvorbereitung:
Nachstehende Fragen und Aufgaben sind zu beantworten bzw. zu lösen. Sie bilden den ersten Teil des Versuchsprotokolls.
2.1 Analysieren Sie die in Bild 3, Seite .3 vorgegebene Schaltung:
Zustandstabelle:
Z |Q2 Q1 Q0 |JK2 JK1 JK0|A3 A2 A1 A0 | Z+
--- +---+---+---+---+---+---+---+---+---+---+----
0 | 0 0 0 | 01 00 10| 0 0 0 1 | 1
1 | 0 0 1 | 00 10 10| 0 0 1 1 | 3
2 | 0 1 0 | 10 00 01| 0 1 1 0 | 6
3 | 0 1 1 | 00 10 01| 0 0 1 0 | 2
4 | 1 0 0 | 01 00 01| 1 0 0 0 | 0
5 | 1 0 1 | 00 01 01| 0 1 0 0 | 4
6 | 1 1 0 | 10 00 10| 0 1 1 1 | 7
7 | 1 1 1 | 00 01 10| 0 1 0 1 | 5
2.1.1 Ermitteln Sie die Ansteuerfunktionen der FF-Eingänge und die Schaltungsausgänge.
FF0: 1J = (Q1 * Q2) + (-Q1 * -Q2)
1K = -1J
FF1: 1J = Q0 * -Q2
1K = Q0 * Q2
FF2: 1J = -Q0 * Q1
1K = -Q0 * -Q1
A3 = -Q0 * -Q1 * Q2 * E
A2 = Q2
A1 = Q1
A0 = Q0
2.1.2 Geben Sie den Zustandsgraphen an.
Zustandgraph:
c c c c c c c c
+--> ((0)) --> (1) --> (3) --> (2) --> (6) --> (7) --> (5) --> (4) --> (0)
| |r |r |r |r |r |r |r |r |(r or c)
+------+--------+-------+-------+-------+-------+-------+-------+-------+
r...Reset
c...Takt
Es liegt ein Mealy-Automat vor.
2.1.3 Skizzieren Sie in einem Diagramm die zeitliche Lage des Ausgangsimpulses an A3 in Bezug auf die Eingangsimpulsfolge und die FF-Ausgangsbelegung.
1| +--+
A3 0|--------------------------------------------+ +--
|
1| +-----------------------+
A2 0|-----------------------+ +--
|
1| +-----------------------+
A1 0|-----------+ +--------------
|
1| +-----------+ +-----------+
A0 0|-----+ +-----------+ +--------
|
1| +--+ +--+ +--+ +--+ +--+ +--+ +--+ +--+
E 0|--+ +--+ +--+ +--+ +--+ +--+ +--+ +--+ +--
+--------------------------------------------------->
t
2.1.4 Welche Funktion führt diese Schaltung aus?
(Beachten Sie dabei insbesondere die Anzahl der Bits, die sich bei jedem
Zustandswechsel ändern.)
Lösung:
Diese Schaltung ist ein Zähler modulo 8 in GRAY-code codierung.
2.2 Entwerfen Sie unter Benutzung der JKFF des DIGI BOARD‘s ein 3BitSchieberegister
mit wahlweise serieller oder paralleler Dateneingabe (Umschaltung über eine Steuerleitung).
Zur Realisierung der Paralleleneingabe sind die asynchronen Setz/ Rücksetzeingänge der
FF zu verwenden.
Schaltungplan:
___ ____
P o---*----------|& |o-----o|S |
| S0 o---|___| | |
| S0 o---------------|1J |
| +--o|>C1 |----*----o Q0
| !S0 o-----------+---|1K | |
| ___ | | |o-*-+----o !Q0
*----------|& |o--+--o|R | | |
| !S0 o---|___| | |____| | |
| | | |
+---------+------------------+-----------+ |
| +----+------------------+-------------+
| | | ___ | ____
| | *----------|& |o--+--o|S |
| | | S1 o---|___| | | |
| +----+------------------+---|1J |
| | *--o|>C1 |----*----o Q1
+---------+------------------+---|1K | |
| ___ | | |o-*-+----o !Q1
*----------|& |o--+--o|R | | |
| !S1 o---|___| | |____| | |
| | | |
+---------+------------------+-----------+ |
| +----+------------------+-------------+
| | | ___ | ____
| | *----------|& |o--+--o|S |
| | | S2 o---|___| | | |
| +----+------------------+---|1J |
| | *--o|>C1 |---------o Q2
+---------+------------------+---|1K |
| ___ | | |o--------o !Q2
*----------|& |o--+--o|R |
!S2 o---|___| | |____|
|
C o------------+
P...Paralleles Setzen
C...Clock
2.3 Entwurf eines asynchronen Dualzählers aus Bausteinen gemäß Bild 1
2.3.1. Skizzieren Sie für die Schaltung Bild 1 das Impulsdiagramm (C, Q).
In welchem Verhältnis wird die Ausgangsimpulsfolge zur Eingangsfolge untersetzt?
Impulsdiagramm:
C 1|____ ____ ____ ____ ____ ____ ____
0| ____ ____ ____ ____ ____ ____
|
Q 1| ________ ________ ________
0|____ ________ ________ ________
|
-----+----------------------------------------------------
Zeit| ->t
Verhältnis:
Der Takt der Eingangsimpulsfolge wird halbiert.
2.3.2. Entwerfen Sie aus Bausteinen gemäß Bild 1 einen asynchr. Dualzähler modulo 16,
indem Sie den Takt einer nachfolgenden Zählerstufe aus Q bzw. Q der unmittelbar
vorhergehenden herleiten.
Schaltungsplan:
1 1 1 1
| _____ | _____ | _____ | _____
*--o|S | *--o|S | *--o|S | *--o|S |
*---|1J |---+ *---|1J |---+ *---|1J |---+ *---|1J |---+
C o---+--o|>C1 | *---+--o|>C1 | *---+--o|>C1 | *---+--o|>C1 | |
*---|1K | | *---|1K | | *---|1K | | *---|1K | |
+--o|R | | +--o|R | | +--o|R | | +--o|R | |
|_____| | |_____| | |_____| | |_____| |
| | | |
o o o o
Q0 Q1 Q2 Q3
2.3.3. Wie muß die Schaltung aus der Aufg. 2.3.2. erweitert werden, damit ein Vor/
Rückwärtszähler modulo 16 entsteht?
Antwort:
Vor Jedem Takteingang mus zum Negativ Zählen negiert werden.
Schaltungsplan:
1 1
| _____ ___ ___ | _____
___ *--o|S | I o-|& |>=1| *---|S |
!I o---|=1 | *---|1J |--*-------|___| | *---|1J |--*
C o---|___|-+--o|>C1 | | !I o-|& | |o-+--o|>C1 | | ...
*---|1K |o-+-------|___|___| *---|1K |o-+
+--o|R | | +--o|R | |
|_____| | |_____| |
| |
o o
Q0 Q1
2.4. Entwickeln Sie mit den im DIGI BOARD verfügbaren Bausteinen für eine Digitaluhr eine
Schaltung, die aus einer Taktfrequenz von 1 Hz einen MinutenTakt bildet und die
Sekunden über eine 7SegmentAnzeige dezimal zur Anzeige bringt (Bild 2).
Für die Sekunden1erStelle ist der Zähler CTRDIV16 zu verwenden. Für die Sekunden
10erStelle ist mit Hilfe der vorhandenen JKFF ein Zähler modulo6 zu entwerfen.
Schaltungsplaene:
Zähler modulo 10
+--------------------------------+
| __________ |
| | CTRDIV16 | ___ |
| | | +-----|& |---*---o 0.1Hz
+---|CT=0 | | +--|___|
| | | |
1Hz o--*---|>2+ |---+--+--o A0 \
| | |---+--*--o A1 | 1. Stelle 7-Segment-Anzeige
+---|G1 |---+-----o A2 |
|__________|---*-----o A3 /
Zähler modulo 6
1 1 1
| _____ | _____ | _____
*--o|S | *--o|S | *--o|S |
*---|1J |---+ *---|1J |---+ *---|1J |---*----o 0.016~ Hz
0.1Hz o---+--o|>C1 | *---+--o|>C1 | *---+--o|>C1 | | (T=1Minute)
*---|1K | | +---|1K | | +---|1K | |
+--o|R | | +-o|R | | o|R | |
|_____| | | |_____| | |_____| |
___ | | | |
+--|& |o----+----* | |
|+-|___| | | |
|+-----------+-----------------* | 0
+------------+-----------------+-----------------+ |
| | | |
o o o o
Q0 Q1 Q2 Q3
Q0...Q3 -> 2. Stelle 7-Segment-Anzeige
3. Versuchsaufbau
Die Darstellung im Bild 4, S. 4 zeigt die Elemente des DIGI BOARD 2, die für die Versuchsdurchführung notwendig sind. Hinweise zu den einzelnen Elementen finden Sie in der Anleitung zu Versuch 1. (Siehe auch Gerätebeschreibung DIGI BOARD 2 (DBBeschr.pdf).
4. Versuchsdurchführung
4.1. Bauen Sie die Schaltung Bild 3 auf!
4.1.1.Überprüfen Sie den In Vorbereitungsaufgabe 2.1 ermittelten Zustandsgraphen.
4.1.2.Messen Sie die maximale Verzögerungszeit der kombinatorischen Teilschaltung und
die Schaltzeit der FF.
Schätzen Sie die sich daraus ergebende maximale Zählfrequenz ab!
4.2. Realisieren Sie ein 4BitSchieberegister vorwärts mit JKFF und erproben Sie die
Funktion.
4.3. Erweitern Sie die Schaltung Aufg. 4.2 unter Einbeziehung der Setz/Rücksetzeingänge der
FF zu einem 4 bitUmlaufregister mit umlaufender "1" und überprüfen Sie die
Funktionsweise.
Idee:
Einfache Rückführung von Q2 / !Q2 nach S0 / !S0, so dass nur noch eine parallele
Eingabe möglich bleibt.
Schaltungsplan:
___ ____
P o---*----------|& |o-----o|S |
| S0 o---|___| | |
| Q2 o---------------|1J |
| +--o|>C1 |----*----o Q0
| !Q2 o-----------+---|1K | |
| ___ | | |o-*-+----o !Q0
*----------|& |o--+--o|R | | |
| !S0 o---|___| | |____| | |
| | | |
+---------+------------------+-----------+ |
| +----+------------------+-------------+
| | | ___ | ____
| | *----------|& |o--+--o|S |
| | | S1 o---|___| | | |
| +----+------------------+---|1J |
| | *--o|>C1 |----*----o Q1
+---------+------------------+---|1K | |
| ___ | | |o-*-+----o !Q1
*----------|& |o--+--o|R | | |
| !S1 o---|___| | |____| | |
| | | |
+---------+------------------+-----------+ |
| +----+------------------+-------------+
| | | ___ | ____
| | *----------|& |o--+--o|S |
| | | S2 o---|___| | | |
| +----+------------------+---|1J |
| | *--o|>C1 |---------o Q2
+---------+------------------+---|1K |
| ___ | | |o--------o !Q2
+----------|& |o--+--o|R |
!S2 o---|___| | |____|
|
C o------------+
4.4. Bauen Sie das 3 bitSchieberegister mit serieller /paralleler Eingabe aus
Vorbereitungsaufgabe 2.2 auf und überprüfen Sie die Funktion.
4.5. Bauen Sie den asynchronen Vor/Rückwärtszähler modulo 16 gemäß Vorbereitungsaufgabe
2.3.3. auf.
4.5.1.Überprüfen Sie die Funktionsweise.
4.5.2.Ermitteln Sie mit dem Oszilloskop, nach welcher maximalen Verzögerungszeit eine
gültige Ausgangsbelegung (Zählerstand) vorliegt.
Welche Teilerverhältnisse sind verfügbar, wenn die Schaltung als Frequenzteiler
eingesetzt wird?
4.6. Bauen Sie die Schaltung der Digitaluhr gemäß Vorbereitungsaufg. 2.4. auf und überprüfen
Sie die Funktionsweise.
. Beim Schaltungsabbau sind die Verbindungsschnüre
nur an den Steckern herauszuziehen!
. Bei Versuchsende ist der Netzschalter in die Position AUS schalten!
